ACTUALITÉS TECH – Les performances des unités de traitement tensoriel (TPU) sont cruciales pour l’apprentissage automatique et donc pour l’intelligence artificielle.
Les ASIC (circuits intégrés spécifiques à une application) sont extrêmement recherchés dans le paysage actuel de l’IA, car des puces similaires aux TPU de Google sont appelées à dominer le marché à la prochaine étape des applications d’intelligence artificielle (c’est-à-dire l’inférence), avec un meilleur TCO et de meilleures capacités de performance. Après l’introduction par Google de ses TPU Ironwood de 7e génération, Meta et Anthropic ont, elles aussi, manifesté leur intérêt pour l’intégration d’ASIC dans leurs charges de travail, ce qui a donné un nouvel élan au récit autour de l’utilisation externe des TPU. Cependant, les contraintes de la chaîne d’approvisionnement constituent un défi majeur pour Google dans sa tentative d’entrer sur le marché de l’infrastructure.
D’après le ChinaTimes, les TPU de Google ne répondent pas aux attentes du marché en termes de volume de puces, principalement parce que l’entreprise a du mal à se procurer, auprès de fournisseurs comme TSMC, les matériaux d’emballage avancés nécessaires à une montée en puissance réussie. Des technologies comme CoWoS font partie des méthodes grâce auxquelles les fondeurs ont obtenu d’énormes gains de performances par rapport aux générations précédentes. Pour le TPUv7, Google a adopté une conception MCM (Multi-Chip Module), qui permet d’intégrer plusieurs puces dans un seul boîtier.
Au lieu d’une grosse puce monolithique, le TPUv7 regroupe plusieurs dies de silicium dans un interposeur en silicium, avec des réseaux de microbumps pour relier les chiplets. Cela permet une meilleure évolutivité et optimise la conception interne des multiplicateurs de matrices et de la structure d’inférence. Dans le même esprit, Ironwood intègre directement dans le boîtier les PHY réseau et la logique de routage via l’interposeur, ce qui se traduit par des liaisons D2D à très faible latence. L’emballage avancé est une composante essentielle de la pile technologique des TPU de Google. L’entreprise doit donc disposer d’une capacité suffisante pour accompagner la croissance des usages externes.
Selon une prévision de Fubon Research, les livraisons de TPU Google en 2026 seront inférieures aux projections de la plupart des cabinets d’analystes, essentiellement à cause du goulet d’étranglement lié à CoWoS, trop important pour être ignoré. La chaîne d’approvisionnement actuelle de TSMC est entièrement accaparée par les produits Apple et Nvidia, ce qui rend difficile l’ajout de nouveaux clients pour l’emballage avancé, même si TSMC investit massivement pour augmenter ses capacités de production. Comme Google serait un acteur relativement nouveau dans cette chaîne de valeur à grande échelle, le groupe se retrouverait logiquement en bout de file. Cela ne veut pas dire que les TPU ne seront pas déployés, mais plutôt que ces goulots d’étranglement au sein du secteur compliquent la mise à disposition de ces puces sur mesure auprès d’une large clientèle. Une solution possible pour Google serait de faire appel à des entreprises comme Intel ou Amkor pour l’emballage avancé, et des rumeurs évoquent déjà l’étude de solutions EMIB-T par le géant technologique.
La chaîne d’approvisionnement de l’IA est extrêmement imprévisible lorsqu’il s’agit de répondre aux commandes des clients, il est donc difficile de savoir quelle sera la prochaine étape de Google.
Source : WCCFTech, ChinaTimes
